در این مقاله، ساختار پیشنهادی بر مبنای اینورتر منبع امپدانسی ارائه شده است. در ساختار پیشنهادی دو ترانسفورماتور با سه سیم پیچ جایگزین دو سلف اینورتر منبع امپدانسی کلاسیک، شده است. ساختار جدید، دارای ضریب تقویت بالاتری نسبت به سایر اینورترهای منبع امپدانسی، مستقل از مقدار D است. همچنین به منظور دست یابی به شکل موج خروجی با کیفیت بسیار بالا، شاخص مدولاسیون بسیار بزرگ (نزدیک به یک) در نظر گرفته شده که این امر باعث کاهش استرس ولتاژ در قطعات ساختار پیشنهادی می شود. روابط ارائه شده و همچنین نتایج شبیه سازی در سیمولینک نرم افزار MATLAB، کارایی ساختار پیشنهادی را نشان می دهد.

امروزهاینورتر های چند سطحی آبشاری شبه منبع امپدانسی(qZS-CMI) به طور گسترده ای در صنعت الکترونیک قدرت مورد توجه قرار گرفته اند. اگر چه این اینورتر ها دارای مزیت های فراوانی می باشند، اما مشکلاتی هم همانند جریان نشتی درسیستم های فتوولتائیک و محدودیت عملی در افزایش بهره ولتاژ دارند. جهت رفع این مشکلات در اینمقاله، ساختار جدید اینورتر چند سطحی آبشاری شبه منبع امپدانسی با استفاده از ترانسفورماتور فرکانس بالا پیشنهاد شده است. ساختار پیشنهادی قابلیت تولید ولتاژبالا برای کاربرد های توان بالا یا متوسط را دارد. استفاده از ترانسفورماتور فرکانس بالا در ساختار پیشنهادی، منجر به ایجاد ایزولاسیون الکتریکی بین ورودی و خروجی، افزایشولتاژ خروجی، افزایش قابلیت اطمینان سیستم و کاهش تداخل الکترومغناطیسی می شود. ساختار پیشنهادیدر مقایسه با qZS-CMI که بهره ولتاژ آن هایکسان است، دارای تنش ولتاژی کمتر بر رویعناصر نیمه هادی می باشد و همچنین دارای بهره ولتاژ و شاخص مدولاسیون بزرگتری می باشد. برای کنترل خاموش و روشن شدن کلید ها از مدولاسیون پهنای پالس سینوسی شیفت فاز بهبود یافته با تزریق هارمونیک سوم که باعث افزایش شاخص مدولاسیون بیشتر از یک و بهبود کیفیت توان خروجی اینورتر می شود، استفاده می شود. شبیه سازی ساختار پیشنهادی در محیط نرم افزار متلب انجام شده است. نتایج حاصل از تحلیل و شبیه سازی، عملکرد بهتر اینورتر پیشنهادی را نسبت به ساختار های مذکور نشان می دهد.

در این مقاله، ساختار جدید برای اینورترهای شبه منبع امپدانسی بر اساس ترکیب سلول «سلف های کلیدزنی شده» و ترانسفورماتور پیشنهاد می شود. در ساختار پیشنهادی، می توان با تغییر در نسبت دور ترانسفورماتور، افزایش تعداد سلول های سلف کلیدزنی شده و تغییر چرخه کاری shoot-through(ST) به بهره های ولتاژ بسیار بزرگ دست یافت. اصول عمل کرد و محاسبات مربوط به بهره ولتاژ و مقدار متوسط ولتاژ دو سر خازن ها برای ساختار پیشنهادی ارائه می شود. تلفات ساختار پیشنهادی محاسبه و راندمان ساختار پیشنهادی با راندمان ساختارهای دیگر مقایسه شده است. هم چنین برای مشخص شدن مزایا و معایب ساختار پیشنهادی، این ساختار با ساختار های مرسوم به صورت جامع مقایسه می شود. برای اثبات صحت عمل کرد مبدل پیشنهادی از نتایج شبیه سازی کامپیوتری در محیط نرم افزار PSCAD/EMTDC استفاده می شود.

این مقاله یک اینورتر تک­فاز تک ­مرحله­ای بهبودیافته با چهار کلید را ارائه می­کند. اینورتر پیشنهادی همانند اینورتر شبه منبع امپدانسی (qZSI) و اینورتر تقویت ­کننده شبه کلید زنی شده (qSBI)، دارای ویژگی های مهمی مانند جریان ورودی پیوسته، ولتاژ افزاینده-کاهنده با تبدیل تک مرحله ای، ایمنی اتصال­ کوتاه و کارایی برای سیکل-کاری­های گوناگون است. در ادامه مقاله ابتدا نحوه عملکرد اینورتر پیشنهادی و نحوه کلید­زنی آن بیان می شود و سپس تحلیل حالت دائمی آن ارائه می گردد. به منظور مشخص نمودن مزیت های اینورتر پیشنهادی، مقایسه مبدل با ساختارهای مشابه ارائه می گردد. به منظور تأیید عملکرد صحیح و همچنین اثبات روابط ارائه شده، یک نمونه عملی از ساختار پیشنهادی در محیط آزمایشگاه پیاده­سازی شده است. نتایج آزمایشگاهی اینورتر پیشنهادی در توان خروجی حدوداً 150 وات و در فرکانس کلیدزنی 10 کیلوهرتز استخراج شده است. نتایج و شکل موج­های به دست آمده از تست آزمایشگاهی، عملکرد مبدل پیشنهادی، تحلیل حالت دائمی و کارایی آن را نشان می­دهد.

در این مقاله، یک اشمیت تریگر شبه-تفاضلی مبتنی بر دیجیتال با ولتاژ تغذیه خیلی کم ارایه شده است. اشمیت تریگر پیشنهادی با الهام گیری از روند طراحی یک اشمیت تریگر آنالوگ طراحی شده است. مدار پیشنهادی تنها با استفاده از اینورترهای CMOS دیجیتال پیاده سازی شده است که از یک مقایسه گر تفاضلی متشکل از دو اینورتر CMOS و یک جفت اینورتر متقابل به عنوان فیدبک مثبت تشکیل شده است. مدار پیشنهادی تنها مدار اشمیت تریگر مبتنی بر دیجیتال است که در حالت تمام تفاضلی عمل می کند که دارای دو خروجی معکوس کننده و غیرمعکوس کننده به طور هم زمان است و در آن قابلیت تغییر مرکز هیسترزیس توسط ولتاژ ورودی فراهم شده است. اشمیت تریگر پیشنهادی در فرایند CMOS0. 18μ m با ولتاژ تغذیه 0. 4 ولت شبیه سازی شده است. به دلیل تعداد ترانزیستورهای بسیار کم، مدار پیشنهادی مساحت تراشه ای به اندازهμ m210×9. 8 را اشغال می کند و تنها 6. 64 نانووات توان مصرف می کند.